ERROR: [Synth 8-1766] cannot open include file include.v这个错误是我们在引用类似以下的参数文件时vivado系统找不到文件导致的。include params.vAMD官方的解决方案如下AMD官方论坛提供了两种解决方案1.将include.v文件设置为全局包含并将其file_type设置为“Verilog Header”。如果file_type未设置为Verilog Header则该包含文件将被视为普通的Verilog文件可以被其他Verilog文件引用从而导致上述错误。set_property file_type Verilog Header [get_files ../source_inclu/include.v] set_property is_global_include true [get_files ../source_inclu/include.v]2.不要将include.v文件添加到项目源代码中也不要在非项目模式下读取该包含文件。在synth_design命令或综合设置中将include_dirs选项设置为include.v文件的位置。synth_design -top top -part xc7k70tfbg484-2 -include_dirs {../source_inclu}博主本人是将相应的文件放到了工程目录下的\sources_1\new文件中后续就没再报这个错误。