1. 覆铜前必知动态铜与静态铜选对才能事半功倍刚接触Allegro PCB设计的朋友可能对铺铜也叫覆铜的第一印象就是画个框填满铜皮就完事了。但如果你真这么干后面可能会遇到一堆麻烦比如铜皮乱跑、更新报错甚至生产出来的板子有短路风险。我刚开始用Allegro时也踩过不少坑后来才明白铺铜的第一步也是最关键的一步就是搞清楚动态铜和静态铜的区别并且知道在什么场景下用哪一种。简单来说动态铜就像个“智能橡皮泥”。你画好一个区域并指定网络比如GND后它会自动避开这个区域内的走线、过孔和焊盘而且当你后续修改布线时它还能自动更新形状重新避让。这个特性在布局布线频繁调整的设计中期非常有用能省去大量手动修铜皮的功夫。在Allegro里创建动态铜的命令在Shape菜单下选择Polygon或Rectangular然后在右侧的Options面板里将Type设置为Dynamic copper。而静态铜则像一块“凝固的石膏”。你画成什么样它就是什么样不会自动避让任何对象。如果你在静态铜的区域里新加了一根走线铜皮不会自动让开反而可能会造成短路必须你手动去修改铜皮边界。它的创建方式类似只是在Type里选择Static solid。静态铜通常用在一些固定不变的区域比如某些需要特定形状的散热片或者你已经完全定稿、不希望再被自动修改的屏蔽层。那么实战中怎么选呢我的经验是对于大面积的地平面和电源平面尤其是还在反复修改的板子无脑用动态铜。它能极大提升设计效率。只有当设计完全冻结或者需要非常精确控制铜皮形状比如一些射频天线匹配网络周围的铜皮时才考虑使用静态铜。有个小技巧你可以在设计后期把确认不再变动的动态铜转换为静态铜以减少软件实时运算的负担。操作方法是选中动态铜皮右键选择Shape-Change Shape Type然后勾选Static即可。2. 核心技巧掌握全局动态参数让铜皮“听话”很多朋友铺完铜后总觉得铜皮的表现和自己预想的不太一样比如焊盘连接方式怪异或者一些很小的孤立铜皮死铜没被自动清理。这些问题其实都归一个叫Global Dynamic Parameters的“总控制台”管。用好它你的铜皮才会真正“听话”。通过Shape-Global Dynamic Parameters打开这个设置窗口里面有几个选项卡至关重要。首先看Shape fill选项卡。这里控制铜皮的填充样式。最常见的问题是为什么我的铜皮显示是网格状的而不是实心的答案就在这里。Xhatch style选项决定了填充模式。Solid就是实心铜皮而Hori、Vert、Diag等则是不同方向的网格铜。网格铜在早期工艺中有利于板子散热和减少粘合剂用量但现在实心铜更普遍。如果你想要实心铜却显示网格检查这里是否选错了。另外Minimum aperture for artwork fill这个参数也需要注意它定义了生成光绘文件时填充的最小孔径如果设置得太大一些细小的铜皮区域在输出制造文件时可能会丢失。然后是Void controls选项卡。这里的Artwork format精度一定要和你的设计精度匹配通常设为5表示5位整数2位小数。最实用的一个选项是Remove dead copper务必勾选它能自动删除那些没有连接到指定网络上的孤立铜皮。这些死铜不仅没用还可能成为天线引入电磁干扰。勾选这个相当于给板子做了一次自动清洁。接下来是Clearances选项卡。这里设置的是铜皮与其他对象如走线、过孔、引脚之间的避让间距。你可以针对不同的网络和对象类型设置不同的规则。比如你可以设置电源铜皮到其他信号的间距为20mil而地铜皮到其他信号的间距为10mil。这里的设置会覆盖或协同工作于你在约束管理器Setup-Constraints里设定的通用规则优先级很高。3. 焊盘连接的艺术十字连接还是全连接铜皮画好了但它怎么和焊盘、过孔连接呢这里面的学问可不小直接关系到焊接质量和电流通过能力。Allegro提供了几种连接方式主要在Shape-Global Dynamic Parameters的Thermal relief connects选项卡中设置。十字连接是默认也是最常用的方式。你可以看到焊盘或过孔通过几根细小的“辐条”连接到周围的铜皮上形状像个热风焊盘或十字。这种设计的最大好处是减少热传递。在焊接元器件特别是需要大面积散热的插件元件时如果焊盘和整个铜皮完全连接铜皮会迅速把烙铁的热量导走导致焊锡难以熔化形成虚焊。十字连接在物理上减少了铜的接触面积起到了热隔离的作用让焊接更容易。在参数设置里你可以定义辐条的数量Number of spokes通常为4、宽度Spoke width和开口大小。全连接顾名思义就是焊盘/过孔和铜皮完全融合在一起接触面积最大。这种连接方式适用于大电流路径。比如电源输入输出的滤波电容、功率电感的焊盘我们希望电流阻抗尽可能小就必须使用全连接确保足够的载流能力。在Allegro中你可以为特定的网络或元件单独设置连接方式。方法是在约束管理器Constraint Manager的Physical部分找到Net或Component设置其Dyn_Thermal_Con_Type属性为Full contact。那么对于插头外壳地这种既是结构件又需要接地的部分我的经验是采用八角连接。它介于十字和全连接之间通常有8个连接点既能保证良好的电气连接和机械强度又比全连接稍好焊接一些。你可以在焊盘的属性里或者针对该器件封装单独设置其热风焊盘样式来实现。4. 高效操作铜皮的绘制、编辑与修复技巧知道了原理我们来点实战的。如何快速、准确地绘制和修改铜皮是提升效率的关键。绘制铜皮除了基本的Shape - Polygon有个高效技巧叫Z-Copy。比如你想在板框内5mm的地方铺一圈地铜不需要手动描边。先用Shape - Select Shape or Void选中板框然后点击Edit - Z-Copy。在右侧Options面板中设置Copy to Class/Subclass为你的目标层在Size里选择Contract向内缩进并输入5mm再在Shape Fill Type里选择动态铜最后点一下板框一个完美的边界铜皮就生成了。这招对于电源层分割和创建禁布区也特别有用。编辑铜皮边界画好的铜皮形状不满意怎么办不要删除重画。点击Shape - Edit Boundary然后选中铜皮它的边界就会高亮显示。这时你可以像编辑普通走线一样点击边界上的点进行拖动或者在边上点击来添加新的顶点。如果想在铜皮中间挖个洞比如避开一个晶振或变压器就用Shape - Manual Void - Polygon直接在铜皮上画出你想挖空的区域即可。铜皮合并与分割有时候我们会先铺几块小铜皮最后想合并成一大块。按住Ctrl键依次选中要合并的铜皮确保它们网络相同然后点击Shape - Merge Shapes即可。对于内电层如电源层我们经常需要做平面分割。这时不是用普通的动态铜而是用Add - Line在Options中选择Anti Etch层和相应的线宽画出分割线。画完后右键选择Assign Net为每个分割区域分配不同的电源网络。负片设计时分割线内的区域才是铜皮这个概念一定要分清。铜皮不更新或显示异常这是新手常遇到的问题。如果移动了器件或走线铜皮没有自动避让首先试试Tools - Update - Dynamic Shapes进行全局更新。如果铜皮显示为网格点状而不是实心填充这通常是显示问题。去Setup - User Preferences找到Display分类下的Shape_fill确保no_shape_fill和no_etch_shape_display都没有被勾选。勾选它们会分别导致不填充铜皮和不显示蚀刻层即走线层的铜皮仅显示边框。5. 高频与高速设计覆铜的屏蔽与阻抗控制当你的电路涉及到高频信号、高速数字总线如DDR、PCIe时覆铜就不再只是提供电流通路和地参考那么简单了它直接关系到信号的完整性和系统能否稳定工作。关键信号屏蔽对于时钟线、射频线等敏感信号我们通常需要为其提供“专属通道”防止被其他信号干扰也防止它干扰别人。最常用的方法就是Guard Ring也叫包地。操作上不是简单地在这根线旁边铺铜而是用较细的地线比如10mil在这根信号线两侧和下方相邻层平行走线并每隔一段距离用过孔将两侧的地线连接到完整的地平面上形成一个“接地笼子”。在Allegro中你可以利用复制和粘贴或者使用Route - Create Guard Ring这类功能取决于版本和SKILL支持来快速创建。注意Guard Ring与信号线的间距要一致并符合你的阻抗控制规则。阻抗控制与参考平面高速信号的阻抗如单端50欧姆差分100欧姆依赖于信号线宽度、到参考平面的介质厚度以及介电常数。这里的“参考平面”通常就是完整的地或电源铜皮。必须保证高速信号线下方的参考平面是完整的不能有缝隙或大的开槽。如果因为过孔密集导致参考平面被割裂就会造成阻抗不连续引发信号反射。因此在布局时就要有意识地为高速信号规划出连续的“通道”确保其下方相邻层是完整的铜皮。在铺铜后一定要仔细检查这些关键信号路径下方的铜皮完整性。表层覆铜的取舍很多工程师喜欢在PCB顶层和底层空白区域铺满地铜觉得这样“踏实”。但在高频高速板中这需要谨慎。表层大面积覆铜如果距离敏感信号线太近会改变信号线与主参考平面通常是内层之间的电场分布从而影响其特性阻抗。此外不均匀的表层铜箔可能导致电路板在回流焊时受热不均产生翘曲。我的经验法则是对于低频、低速的板子表层铺铜有利于屏蔽和散热对于高速板除非有明确的屏蔽或载流需求否则表层空白区域可以不铺铜或者只铺网格铜来减少铜箔比例。重点应放在确保内层电源地平面的完整性上。6. 电源处理用覆铜打造低阻抗电源通道电源网络的设计核心是低阻抗和大电流能力覆铜在这里扮演了无可替代的角色。电源引脚覆铜输出从电源芯片如LDO、DC-DC转换器的电源输出引脚开始就应该立即使用覆铜来连接而不是细走线。因为芯片输出瞬间需要提供很大的瞬态电流细走线的电感会阻碍电流快速变化导致引脚电压跌落。你应该从引脚焊盘直接“拉出”一块足够宽的铜皮连接到第一个滤波电容的焊盘上。这块铜皮相当于一个“蓄水池”能快速响应负载的变化。在Allegro中你可以先给这个电源网络铺一小块静态铜确保连接形状符合你的要求。电容的接地连接对于去耦电容和储能电容的接地端最佳实践是让它的接地焊盘直接通过过孔连接到内层地平面而不是通过表层的铜皮“绕路”连接。这样能最小化接地回路的电感提升滤波效果。我见过一些设计电容的GND端先通过一小段铜皮再打孔这其实增加了不必要的阻抗。正确的做法是将过孔直接打在电容的GND焊盘上或紧贴焊盘实现“零长度”连接。如果空间实在紧张可以采用我们前面提到的局部覆铜将几个电容的GND焊盘用一小块铜皮连接在一起然后在这块铜皮上集中打几个过孔下到内层。电源平面分割当一块板上有多个电源电压如3.3V 1.8V 1.2V时我们通常会在一个内层如第三层进行电源平面分割。分割的宽度要保证载流能力一般用20mil或更宽的分割线。分割时要特别注意不同电源域之间的隔离尤其是数字电源和模拟电源。它们之间的分割间隙要足够宽比如50mil并且不能有信号线跨分割区走线否则回流路径会被破坏产生严重的EMI问题。在Allegro中完成分割后务必使用Display - Show Rats - Net来查看电源网络确保每个电源区域都正确分配了网络没有遗漏的“孤岛”。7. 生产与工艺那些板厂师傅在乎的覆铜细节设计出来的PCB最终要交付生产一些覆铜的细节处理不好轻则收到板厂的工程问题确认EQ重则导致批量生产良率下降。下面这些是我和多家板厂沟通后总结的“工艺要点”。覆铜与焊盘的关系这是最基本也最容易出错的地方。规则就一条覆铜要完全覆盖焊盘且连接处不能有锐角。如果铜皮只是部分覆盖焊盘或者铜皮边界与焊盘边缘形成一个很尖的夹角在蚀刻后这个尖角处容易产生铜箔残留“毛刺”或应力集中点在后续使用中可能脱落造成短路风险。在Allegro中确保你的动态铜皮避让参数Shape - Global Dynamic Params - Clearances里针对Pin的间距设置是合理的并且铜皮更新后要放大仔细检查每个焊盘周围的覆盖情况。铜皮均匀性与板子平衡PCB制造过程中有一道工序叫“压合”。如果板子某一层的铜箔分布极不均匀一边全是铜另一边几乎是空的那么在压合时受热和压力就会不均容易导致板子翘曲。这就是为什么一些高标准的公司规范比如你原始资料里提到的Sony规范会要求即使空间允许表层也不要随意铺满铜尤其是局部铺铜。他们更倾向于使用网格铜或者有规律地删除一些铜皮来平衡铜箔分布。对于高速板我们可能更关注电气性能但也要在评审时把“铜箔平衡性”作为一个检查项。DFA面向装配的设计考虑覆铜不能进入器件内部特别是像连接器、芯片这类有裸露引脚或塑料外壳的器件下方。因为如果铜皮延伸到器件本体下方在回流焊时器件下方的空气受热膨胀可能受限或者锡膏挥发的气体无处排放可能导致立碑、虚焊甚至器件损坏。在Allegro中我们可以通过设置器件封装本身的Place_Bound_Top区域并在约束管理器中设置铜皮到该区域的间距规则来防止铜皮侵入。死铜必须清除这一点从电气和生产角度都要重视。电气上死铜是天线生产上死铜是细小的、孤立的铜点在蚀刻过程中可能会部分或完全脱落变成在板子上随机游离的金属颗粒万一掉到两个焊盘之间就是灾难性的短路。务必确认你的Remove dead copper选项是开启的并在输出制造文件前用Tools - Reports生成Shape Dynamic State报告检查是否还有未连接的铜皮。8. 检查与验证覆铜设计的最后一道保险设计完成铺铜也做完了千万别急着发板。一套完整的检查流程能帮你避开90%的坑。DRC检查运行设计规则检查Tools - Quick Reports - DRC是必须的。但要注意默认的DRC规则集可能不会覆盖所有覆铜相关的检查。你需要确保在约束管理器里已经正确设置了Shape到所有对象LinePinViaShape的间距规则。特别要检查不同网络铜皮之间的间距比如两个不同电源铜皮之间的距离是否满足安规要求如爬电距离。连通性验证有时候铜皮看起来连上了但实际上由于网络名没分配对或者有微小的间隙电气上并未连通。使用Display - Show Rats - All可以显示所有飞线。如果某个地引脚还有飞线连着说明它没有真正连接到地网络需要检查其与地铜皮的连接。对于电源网络可以使用Tools - Reports中的Netlist报告查看该网络是否包含了所有预期的引脚和过孔。光绘预览这是最接近板厂所见视图的一步。在输出Gerber文件前一定要用File - Export - Artwork生成光绘文件并用Tools - Quick Reports - Film Record预览每一层。在预览中重点关注铜皮填充是否完整有没有意外的网格化铜皮边界是否光滑以及焊盘连接热风焊盘的形状是否正确。我曾经就在预览中发现因为一个参数设置错误本该是实心的电源铜皮变成了极细的网格几乎无法载流。3D视图检查Allegro的3D CanvasTools - 3D Canvas是一个被低估的利器。切换到3D视图你可以非常直观地看到铜皮在各层的分布特别是能清晰看到过孔和焊盘与铜皮的连接情况。旋转板子检查是否有铜皮在垂直方向上过于靠近板边影响铣板或者表层铜皮是否太靠近阻焊开窗的器件引脚。这种立体视角能发现很多2D平面上忽略的问题。9. 高级技巧活用负片与铜皮优先级当你熟悉了基础操作后掌握一些高级技巧能让你的设计更上一层楼。内电层的负片设计对于简单的电源和地层使用负片可以极大减小设计文件大小并提升软件处理速度。在负片中你画出的线Anti Etch不是铜皮而是分割线线之间的区域才是铜皮。创建负片层时在Setup - Cross-Section中将层类型设置为Negative。然后使用Add - Line在Options中选择Anti Etch层和线宽画出分割区域。负片的优点是你不需要关心过孔和焊盘在铜皮上如何避让软件会自动生成花焊盘只需要管理好分割边界。但它的缺点是不直观修改起来需要转换思维。对于复杂的分割比如多个电压我个人的偏好还是使用正片动态铜更直观可控。铜皮优先级管理当两个或多个铜皮重叠在同一区域时谁覆盖谁这由优先级决定。比如你有一个整体的地铜皮又想在一个局部区域单独铺一块接机壳的屏蔽铜皮并且希望屏蔽铜皮覆盖掉原来的地铜皮。这时你可以先铺好地铜皮再铺屏蔽铜皮。然后选中屏蔽铜皮点击Shape - Change Shape Priority在弹出窗口中点击Raise按钮提高其优先级。优先级高的铜皮会覆盖优先级低的铜皮。你可以通过Shape - List命令查看选中铜皮的优先级数值。使用Subclass进行局部管理在复杂的板子中你可以利用Allegro的Subclass子类来分类管理铜皮。例如你可以创建一个名为SHIELD的Subclass将所有屏蔽用的铜皮都放在这个子类里并设置不同的颜色方便显示和开关。在Shape菜单下的Create或Edit命令中都可以在Options面板里选择目标Subclass。这在进行多轮设计迭代和团队协作时能有效管理不同功能的铜皮区域。10. 避坑指南从“翻车”案例中学习最后我想分享几个我亲身经历或见同行“翻车”的覆铜案例希望能帮你提前预警。案例一动态铜参数未同步。一位工程师在自己的电脑上设计了一块板子覆铜一切正常。他把设计文件发给同事检查同事打开后却发现大量DRC错误铜皮形状怪异。问题出在他使用了自定义的动态铜全局参数比如特殊的避让间距但这些参数保存在本地env或allegro.ini文件中没有随设计文件.brd一起传递。解决方案对于团队项目一定要将关键的覆铜参数如热风焊盘定义、避让规则在约束管理器Constraint Manager中设置为设计的一部分或者建立一个统一的启动配置文件。案例二忽略制程能力的最小铜箔宽度。一位新手设计了一块小模块为了追求阻抗在表层信号线之间铺了非常细长的地铜皮作为参考最窄处只有3mil。板厂反馈无法生产因为他们的蚀刻工艺保证的最小铜箔宽度/间距是4mil。避坑方法在项目启动时就要向你的PCB供应商索取最新的工艺能力表并以此作为约束规则设置的依据。在Shape - Global Dynamic Params - Clearances中设置的最小间距绝对不能小于板厂的最小线宽/线距能力。案例三铜皮上的“蚂蚁线”。有一次板子做回来发现某个电源网络时通时不通。仔细检查在放大镜下看到铜皮上有一条极细的、似断非断的“痕迹”像蚂蚁爬过一样。原因是在覆铜时两个同网络但不同形状的铜皮靠得非常近软件自动将其合并了但合并处的连接宽度在光绘文件中被处理得极细蚀刻后几乎断开。教训对于重要的电源和地网络不要依赖软件的自动合并。要么一开始就画成一块完整的铜皮要么确保两块铜皮重叠的区域足够宽比如大于20mil再进行合并操作。合并后务必在光绘预览中放大检查连接处。案例四散热焊盘用错连接方式。一个功率MOSFET的散热焊盘Thermal Pad设计时使用了默认的十字连接。结果在批量焊接时这个MOSFET的温升始终超标。排查后发现十字连接虽然利于焊接但严重限制了散热能力。对于大功率器件的散热焊盘应该使用全连接多个过孔阵列的方式将热量高效传导到内层地平面进行散热。后来改为全连接并增加了过孔数量问题得以解决。这提醒我们规则是死的应用是活的一定要根据元器件的实际功耗和散热需求来选择合适的铜皮连接方式。