1. 定时器基础架构与功能分层在STM32微控制器家族中，定时器并非单一外设，而是一组具有明确功能边界与层级关系的硬件模块。理解其架构分层是掌握所有定时器应用的前提。STM32的定时器系统严格遵循“功能包含”原则，分为三个层级：高级定时器（Advanced Timer）、通用定时器（General-purpose Timer）和基本定时器（Basic Timer）。这种设计不是简单的型号罗列，而是基于寄存器映射、时钟源选择、触发逻辑与输出能力的系统性演进。高级定时器（如TIM1、TIM8）是功能最完备的单元，其寄存器组完整包含了通用定时器与基本定时器的所有控制位与状态位。通用定时器（如TIM2–TIM7、TIM12–TIM14）在高级定时器基础上裁剪了部分高级特性，例如移除重复计数器（Repetition Counter）、简化死区生成逻辑、取消部分互补输出通道。基本定时器（如TIM6、TIM7）则进一步精简，仅保留最核心的计数与更新中断功能，移除了所有输入捕获、输出比较、PWM生成等I/O相关逻辑，本质上是一个纯粹的递增/递减计数器。这种分层结构在硬件框图上体现得极为清晰。以TIM1（高级）为例，其框图包含完整的时钟输入选择矩阵、预分频器、主计数器、自动重装载寄存器（ARR）、捕获/比较寄存器（CCR）、输出控制单元、死区发生器及多个互补输出通道。当我们将TIM1框图中所有与输入捕获、输出比较、PWM调制、死区控制、互补输出相关的模块全部移除后，剩余的核心部分——即时钟输入路径、预分频器、主计数器、ARR寄存器、更新事件生成逻辑——便构成了一个通用定时器（如TIM2）的最小功能集。若在此基础上，再移除所有与外部引脚交互的逻辑（包括触发输入、强制更新输入、外部时钟模式等），仅保留内部时钟驱动的计数