一般是指在高速串行链路SerDesLVDS/GTX/GTH、PCIe、SATA、Aurora 等上做的Eye Diagram眼图用来评估链路抖动、噪声、ISI、均衡效果、误码裕量眼图是什么怎么看横轴UI时间一个比特周期纵轴电压或采样判决值眼睛越“开”时序/电压裕量越大误码风险越小关键指标Eye Height眼高电压裕量Eye Width眼宽时序裕量抖动RJ/DJ/总抖动BER 等高线/浴盆曲线更高级1最常见用 FPGA SerDes 内置眼扫IBERT / Eye Scan不需要示波器用芯片内部采样器扫描阈值相位生成“统计眼图”。XilinxVivadoIBERTGTX/GTH/GTY带 Eye Scan、浴盆曲线、PRBS、BER 测试Intel/AlteraTransceiver Toolkit / (旧版) Transceiver Native PHY Eye viewer/BER适合板级 bring-up调参TX swing、pre-emphasis、RX CTLE/DFE、CDR快速定位走线/连接器/线缆问题用示波器/采样示波器测“真实模拟眼图”需要高带宽示波器 差分探头/夹具或 sampling scope在 TX 端或测试点采样适合需要符合标准PCIe、SATA 等做 compliance想看真实波形过冲、反射、串扰