1. 项目概述从寄存器到电机控制一个嵌入式工程师的底层视角在嵌入式电机控制的世界里我们常常谈论算法、模型和高级控制策略但任何精妙的算法最终都要落地为芯片引脚上精准的时序和电平。作为一名长期混迹于工业伺服和机器人驱动一线的工程师我深知这个“落地”的过程其核心钥匙往往就藏在那些看似枯燥的寄存器手册里。今天我们就来深入聊聊德州仪器TIC2000系列DSP中两个至关重要的外设模块增强型高分辨率脉宽调制器eHRPWM和增强型正交编码器脉冲模块eQEP。这不仅仅是读手册更是理解如何通过配置内存中的特定比特位让芯片的硬件资源为我们所用实现从软件指令到物理世界精确运动的桥梁。很多人觉得配置寄存器是底层、繁琐的“脏活累活”不如调参和写算法来得“高级”。但我的经验是对寄存器的理解深度直接决定了你系统性能的天花板和调试问题的效率。一个配置不当的PWM死区可能导致半桥直通烧毁MOS管一个理解有误的编码器计数模式会让位置环永远存在无法消除的静态误差。eHRPWM和eQEP正是实现高性能电机矢量控制FOC、伺服定位的基石。前者负责产生驱动电机的精确电压矢量后者则提供电机转子的实时位置与速度反馈构成完整的闭环。本文将结合手册与实战重点解析eHRPWM中的PWM斩波控制寄存器PCCTL、事件触发寄存器组ETSEL, ETPS等以及eQEP的解码与控制逻辑为你铺平从寄存器位域到稳定电机控制系统的道路。2. eHRPWM模块深度解析超越基础的PWM生成eHRPWM模块远不止是一个简单的数字比较器输出方波。它是一个高度可配置的定时器系统集成了时基、比较、动作限定、死区、斩波、错误联防和事件触发等一系列子模块。理解其整体架构是进行精准配置的前提。2.1 核心子模块协同工作原理一个完整的eHRPWM通道如EPWM1A和EPWM1B可以看作一条精密的流水线。时基子模块TB是心脏产生核心的计数波形递增、递减、递增-递减模式。计数器比较子模块CC则包含CMPA和CMPB寄存器它们的值与不断变化的时基计数器值进行比较在匹配点产生事件。动作限定子模块AQ接收这些比较事件和时基事件如零点和周期点并根据用户配置决定输出引脚EPWMxA/B应该在此刻置高、拉低还是翻转。死区子模块DB接着对AQ输出的原始信号进行处理插入可编程的上升沿和下降沿延迟确保同一桥臂的上、下管不会同时导通这是所有电机驱动电路的生死线。之后信号可以送入PWM斩波子模块PC进行高频调制最后经过错误联防子模块TZ的监控后输出到引脚。这个流程中每个环节都由对应的寄存器控制。例如时基周期寄存器TBPRD决定了PWM的频率比较寄存器CMPA决定了占空比动作限定控制寄存器AQCTLA/B决定了信号跳变的规则。而本文重点要剖析的PWM斩波控制寄存器PCCTL和事件触发子模块寄存器组则是实现高级功能的关键。2.2 PWM斩波控制寄存器PCCTL配置详解与应用场景PWM斩波功能常被初学者忽略但其在驱动栅极和隔离应用中至关重要。它的原理是在主PWM波上叠加一个频率和占空比都可调的高频载波信号。为什么需要这个想象一下你要驱动一个IGBT或MOSFET的栅极。如果直接使用频率相对较低如10kHz-20kHz的电机控制PWM波去驱动栅极对于某些需要较强瞬时驱动电流才能快速开通关断的器件或者经过一个脉冲变压器进行隔离传输时低频信号的传输效率会很低甚至无法正常工作。此时PWM斩波模块就派上了用场。它将你的主PWM波“切碎”成一系列更高频的脉冲串这个高频通常几百kHz到几MHz更有利于通过脉冲变压器耦合也能为栅极驱动提供更丰富的开关能量。让我们拆解PCCTL寄存器的每一个位域看看如何驾驭它。PCCTL寄存器位域精讲CHPEN (Bit 0): 斩波使能位。这是总开关。0表示旁路斩波功能PWM信号直接通过1表示启用斩波。实战注意在初始化eHRPWM时通常最后才使能此位先配置好频率和占空比参数避免输出混乱的斩波信号。OSHTWTH (Bits 4:1): 单次脉冲宽度控制。这个“单次脉冲”特指斩波载波信号中第一个脉冲的宽度。为什么第一个脉冲要特殊处理在某些栅极驱动或变压器复位场景中需要一个强度更大的初始脉冲来可靠地建立磁场或开启器件。此位域定义了第一个脉冲的宽度单位是系统时钟输出SYSCLKOUT周期的1/8。例如设置OSHTWTH 0x3表示第一个脉冲宽度为4 * (SYSCLKOUT/8) SYSCLKOUT/2。经验之谈对于大多数通用栅极驱动这个功能可以不用即设置为0。但在使用脉冲变压器隔离驱动时适当增加第一个脉冲宽度可以有效改善开通特性。CHPFREQ (Bits 7:5): 斩波时钟分频系数。这决定了斩波载波的频率。其输入时钟源是系统时钟SYSCLKOUT。设置值N对应分频比为N1。例如CHPFREQ 0: 分频比1斩波频率 SYSCLKOUT。CHPFREQ 1: 分频比2斩波频率 SYSCLKOUT / 2。CHPFREQ 7: 分频比8斩波频率 SYSCLKOUT / 8。计算示例若系统时钟SYSCLKOUT 200MHz设置CHPFREQ 2分频比3则斩波频率约为66.7MHz。这个频率需要根据你的栅极驱动器或隔离变压器的带宽来选择频率太高可能导致边沿退化太低则可能失去斩波的意义。CHPDUTY (Bits 10:8): 斩波时钟占空比。此位域控制斩波载波信号本身的占空比。它定义了在一个斩波周期内高电平所占的比例。其值为0-6分别对应1/812.5%到7/887.5%的占空比。值7被保留。关键选择这个占空比影响的是驱动信号的“能量”。对于变压器隔离通常选择50%的对称占空比CHPDUTY 3以获得最佳的伏秒积平衡。对于直接驱动栅极可能需要根据驱动器的特性调整以优化开关速度。配置流程与代码片段示意假设我们需要为一个基于脉冲变压器的隔离驱动配置斩波功能系统时钟200MHz期望斩波频率25MHz斩波占空比50%并使用一个稍宽的初始脉冲。// 假设 ePWM1 的寄存器基地址已定义 void ConfigurePWMChopper(void) { // 1. 首先禁用斩波安全配置其他参数 EPwm1Regs.PCCTL.bit.CHPEN 0; // 2. 配置斩波频率目标25MHz输入200MHz分频比应为 200/25 8。 // 分频比8对应 CHPFREQ 7 (因为分频比 CHPFREQ 1但手册指出3-7均对应分频比4-8需查具体映射)。 // 根据手册描述CHPFREQ3到7对应分频比4到8。我们需要分频比8故设置 CHPFREQ 7。 EPwm1Regs.PCCTL.bit.CHPFREQ 7; // 分频比8斩波频率 200MHz / 8 25MHz // 3. 配置斩波占空比50% 对应 4/8查表得 CHPDUTY 3 EPwm1Regs.PCCTL.bit.CHPDUTY 3; // 4. 配置单次脉冲宽度假设我们希望第一个脉冲宽度为2个SYSCLKOUT周期。 // 公式宽度 (OSHTWTH 1) * (SYSCLKOUT/8)。 要得到2个周期即 2 (OSHTWTH1)/8 OSHTWTH116超出范围。 // 实际上此寄存器控制的是“SYSCLKOUT/8”的倍数。若要约2个周期可设 OSHTWTH 0xF (15)宽度16*(1/8)2个周期。 // 但注意位域是4-1位共4位最大值为0xF。设置 OSHTWTH 0x3宽度为4*(1/8)0.5个周期作为示例。 EPwm1Regs.PCCTL.bit.OSHTWTH 0x3; // 第一个脉冲宽度 4 * (SYSCLKOUT/8) SYSCLKOUT/2 // 5. 最后使能斩波功能 EPwm1Regs.PCCTL.bit.CHPEN 1; // 注意以上代码仅为逻辑示意实际开发需使用TI提供的驱动程序库或直接操作寄存器映射地址。 }2.3 事件触发子模块精准的ADC采样与中断调度引擎事件触发ET子模块是连接PWM硬件与软件算法特别是ADC采样的神经中枢。在电机控制中我们经常需要在特定的PWM时刻例如当PWM占空比更新后或者在下管开通的中点触发ADC采样以获取最准确的相电流信息。ET模块就是用来定义和产生这些触发事件的。事件触发寄存器组核心解析该子模块包含五个关键寄存器选择寄存器ETSEL、预分频寄存器ETPS、标志寄存器ETFLG、清除寄存器ETCLR和强制寄存器ETFRC。它们协同工作实现了灵活的中断和ADC触发信号生成。事件选择寄存器 (ETSEL)这是“事件定义器”。INTSEL (Bits 2:0): 选择哪个硬件事件能触发中断/ADC。这是最关键的配置。选项包括0x1: 时基计数器等于零TBCTR 0x0000。对应PWM周期的开始。0x2: 时基计数器等于周期值TBCTR TBPRD。对应PWM周期的结束在递增-递减计数模式下这也是中心对称点。0x4: 时基计数器等于CMPA当计数器递增时。这是最常用的电流采样点之一在对称PWM模式下通常将CMPA匹配点设置在计数器递增或递减的过零点附近以在下管导通的中点时刻采样电流此时采样噪声最小。0x5: 时基计数器等于CMPA当计数器递减时。0x6/0x7: 与CMPB相关。INTEN (Bit 3): 中断使能位。置1使能EPWMx_INT中断的产生。事件触发预分频寄存器 (ETPS)这是“事件滤波器”和“分频器”。INTPRD (Bits 1:0): 中断周期选择。定义需要多少个被选中的事件发生才产生一次中断。例如设置为0x2表示每2个事件产生一次中断。这可以用于降低中断频率减轻CPU负担。INTCNT (Bits 3:2): 中断事件计数器。这是一个只读状态位显示当前已经发生了多少个被选中的事件自从上次中断被响应并清除后。当INTCNT计数达到INTPRD设定的值时如果中断使能且标志未置位就会触发中断同时INTCNT自动清零。事件触发标志、清除与强制寄存器 (ETFLG, ETCLR, ETFRC)这是“状态管理与调试工具”。ETFLG[INT]: 中断标志位。当中断事件发生时硬件自动置1。必须在中断服务程序ISR中通过写ETCLR[INT]1来手动清除它否则无法产生下一次中断。ETCLR[INT]: 写1清除ETFLG[INT]标志。ETFRC[INT]: 软件强制中断位。写1可以模拟一个中断事件主要用于调试强制进入中断服务程序。典型配置实例在CMPA匹配点下管中点触发ADC采样在磁场定向控制FOC中通常采用双采样策略在PWM周期开始或结束和中心点各采样一次。以下配置实现在时基计数器递增过程中匹配CMPA时即下管导通中点触发ADC启动序列并且每发生一次此事件就触发一次中断用于后台处理。void ConfigureET_For_ADCSampling(void) { // 1. 选择触发事件源当时基计数器递增且等于CMPA时 EPwm1Regs.ETSEL.bit.INTSEL 4; // 0x4: CTR CMPA on up-count // 2. 设置事件分频每个事件都触发即不分频 EPwm1Regs.ETPS.bit.INTPRD 1; // 0x1: Generate interrupt on every event // 3. 确保中断标志是清除状态 EPwm1Regs.ETFLG.bit.INT 0; // 读取确认是否为0只读位通常写操作无效但遵循操作顺序 // 更标准的清除方式是使用ETCLR但初始化时标志位通常为0。 // 4. 使能EPWM模块向CPU发出中断信号 EPwm1Regs.ETSEL.bit.INTEN 1; // Enable EPWM1_INT generation // 5. 可选如果需要在此中断服务程序中启动ADC转换。 // 通常PWM事件会直接通过SOCStart-of-Conversion信号触发ADC无需CPU干预。 // 此处使能中断更多是为了在采样完成后进行数据处理。 }重要提示在实际系统中ADC的采样触发SOC通常直接由ePWM模块的ET输出信号硬件连接上述配置只是产生了中断事件。你需要额外配置ADC模块将其SOC触发源选择为对应的ePWM事件例如EPWM1_SOCA从而实现纯硬件级的精准定时采样CPU只在ADC转换完成中断中读取结果极大提高了实时性。2.4 错误联防Trip-Zone子模块系统的安全守护神错误联防子模块是工业电机驱动的“紧急制动”按钮。它通过外部引脚TZ1~TZ6或软件强制在检测到过流、过压、过热等故障时立即对PWM输出采取预定义的安全动作如强制高、强制低或高阻态保护功率电路和电机。其寄存器组TZSEL, TZCTL, TZEINT, TZFLG, TZCLR, TZFRC构成了一个完整的状态机。TZSEL (Trip-Zone Select)选择哪些TZ引脚作为故障源并指定其触发模式是单次One-Shot, OST还是逐周期Cycle-By-Cycle, CBC。OST模式一旦触发PWM输出将锁定在安全状态直到软件手动清除故障标志TZCLR。适用于严重的、需要停机检查的故障如硬件过流。CBC模式在每个PWM周期开始时如果故障信号已解除则PWM输出自动恢复正常如果故障持续则每个周期都强制安全动作。适用于可自恢复的、需要限流的场景。TZCTL (Trip-Zone Control)定义当故障发生时EPWMxA和EPWMxB输出引脚应采取的立即动作。通常设置为强制高阻态Hi-Z或强制低电平以关闭所有功率管。TZEINT/ TZFLG/ TZCLR分别用于使能故障中断、查询故障标志、清除故障标志。这是软件参与故障处理的关键。TZFRC (Trip-Zone Force)软件强制触发故障。这是一个强大的调试和安全功能。你可以在代码中主动置位TZFRC[CBC]或TZFRC[OST]来模拟故障测试你的故障处理程序是否正常工作。安全配置实践void ConfigureTripZone(void) { // 1. 选择TZ1引脚作为故障输入并配置为单次OST和逐周期CBC两种模式都使能。 // 通常硬件过流信号接TZ1我们希望它既能立即关断OST也能在周期级别限制CBC。 EPwm1Regs.TZSEL.bit.OSHT1 1; // Enable TZ1 as One-Shot trip source EPwm1Regs.TZSEL.bit.CBC1 1; // Enable TZ1 as Cycle-By-Cycle trip source // 2. 配置故障动作当TZ1触发时将两个PWM输出都强制置为高阻态Hi-Z立即关闭驱动。 EPwm1Regs.TZCTL.bit.TZA TZ_FORCE_HIZ; // 0: High impedance EPwm1Regs.TZCTL.bit.TZB TZ_FORCE_HIZ; // 0: High impedance // 3. 使能故障中断以便在故障发生时CPU能及时响应例如记录日志上报错误。 EPwm1Regs.TZEINT.bit.OST 1; // Enable One-Shot trip interrupt EPwm1Regs.TZEINT.bit.CBC 1; // Enable Cycle-by-Cycle trip interrupt // 4. 清除可能存在的残留故障标志 EPwm1Regs.TZCLR.bit.OST 1; EPwm1Regs.TZCLR.bit.CBC 1; EPwm1Regs.TZCLR.bit.INT 1; // 5. 在中断服务程序中必须读取TZFLG判断故障类型并执行清除操作。 }避坑指南务必在初始化PWM输出之前配置好TZ模块确保系统上电后即处于保护状态。故障中断服务程序应尽量短小快速记录故障状态并采取系统级安全措施如关闭所有PWM输出、断开接触器复杂的诊断和恢复可以放在后台任务中。对于CBC模式确保你的电流保护阈值和响应时间设计合理避免在持续过载下频繁触发CBC导致功率管过热。3. eQEP模块深度解析高精度位置与速度感知如果说eHRPWM是控制系统的“执行器”那么eQEP就是系统的“眼睛”。它专门用于接口增量式光电或磁编码器将电机转子的机械运动转换为数字化的位置和速度信息。其精度和可靠性直接决定了闭环控制的性能。3.1 eQEP模块架构与工作模式eQEP模块的输入通常包括两路正交信号QEPA, QEPB、一个索引信号QEPI和一个选通信号QEPS。其内部核心功能单元包括正交解码单元QDU对QEPA和QEPB进行解码生成方向信号和4倍频的计数时钟。位置计数器与控制单元PCCU一个32位的位置计数器QPOSCNT根据QDU的输出进行递增/递减计数。它支持多种工作模式是位置信息的核心。正交边沿捕获单元QCAP用于低速或高精度速度测量通过捕获两个编码器脉冲之间的时间间隔来计算速度。单位定时器UTIME用于高速速度测量在固定的时间间隔内读取位置计数器的变化量。看门狗定时器QWDOG监测编码器信号是否丢失停滞。eQEP主要支持四种位置计数模式通过**QDECCTL[QSRC]**位域配置正交计数模式Quadrature-count mode最常用的模式。利用QEPA和QEPB的相位差90°判断方向并对两个信号的上升沿和下降沿都进行计数实现4倍频。例如一个2500线的编码器在此模式下每转可获得2500 * 4 10000个计数。这是精度最高的模式。方向计数模式Direction-count mode外部已经提供了方向信号和时钟信号。QEPA引脚输入计数时钟QEPB引脚输入方向高电平通常代表一个方向低电平代表另一个。适用于输出这类信号的绝对编码器或某些传感器。递增计数模式Up-count mode位置计数器只对QEPA的上升沿进行递增计数忽略QEPB。适用于单向运动或简单的脉冲计数。递减计数模式Down-count mode位置计数器只对QEPA的上升沿进行递减计数。3.2 正交解码原理与寄存器配置在正交计数模式下解码逻辑是核心。如图15-6和15-7所示解码器是一个状态机其状态由QEPA和QEPB的当前电平AB表示00, 01, 11, 10。状态转移路径决定了计数方向QDIR和是否产生计数时钟QCLK。关键寄存器与配置QDECCTL (Decoder Control Register):QSRC: 如上所述选择计数模式。SWAP: 交换QEPA和QEPB的输入。当编码器安装方向与软件定义的正方向相反时无需改动硬件接线只需将此位置1即可反转计数方向。XCR和SPSEL: 控制输入信号的滤波采样频率用于抗抖动。对于机械式编码器或长线传输必须启用合适的数字滤波器通过QDECCTL[QAP],[QBP],[QIP],[QSP]配置输入限定。QEPSTS (Status Register):QDF: 方向标志位。1表示正向递增0表示反向递减。实时反映当前运动方向。PHE: 相位错误标志。当QEPA和QEPB同时跳变非法的正交状态转移时置位表明编码器信号可能存在噪声或故障。QPOSCNT (Position Counter): 32位有符号位置计数器。这是读取电机当前位置的直接寄存器。其计数范围由QPOSMAX设定并可配置在索引信号QEPI到来时自动归零或加载到QPOSINIT值实现多圈内的绝对位置校准。初始化配置示例void ConfigureeQEP_QuadratureMode(void) { // 1. 配置解码控制寄存器正交计数模式不交换输入使能输入滤波器假设系统时钟150MHz采样窗约5.3us EQep1Regs.QDECCTL.bit.QSRC 0; // 0: Quadrature-count mode EQep1Regs.QDECCTL.bit.SWAP 0; // 0: Do not swap inputs EQep1Regs.QDECCTL.bit.QAP 1; // Enable input qualifier for QEPA EQep1Regs.QDECCTL.bit.QBP 1; // Enable input qualifier for QEPB EQep1Regs.QDECCTL.bit.QIP 1; // Enable input qualifier for QEPI // 设置滤波器采样周期例如基于SYSCLKOUT的64分频 EQep1Regs.QDECCTL.bit.QSC 0; // 使用自身时钟源 EQep1Regs.QDECCTL.bit.QSP 63; // 采样窗口 (QSP1)个周期 // 2. 配置位置计数器设置最大计数值并初始化计数器 EQep1Regs.QPOSMAX 0xFFFFFFFF; // 32位最大值自由计数 // 或者对于每转10000个计数的编码器可以设为9999便于计算圈数。 // EQep1Regs.QPOSMAX 10000 - 1; EQep1Regs.QPOSCNT 0; // 上电后清零位置计数器 // 3. 配置位置比较单元如果需要基于位置的触发 EQep1Regs.QPOSCTL.bit.PCE 1; // Enable position compare EQep1Regs.QPOSCMP 0x80000000; // 设置一个比较值当QPOSCNT等于此值时产生中断 // 4. 配置索引信号处理当索引信号上升沿时将位置计数器复位为0。 EQep1Regs.QEPCTL.bit.IEL 1; // 索引信号上升沿触发 EQep1Regs.QEPCTL.bit.SEI 0; // 选择索引信号作为复位源 EQep1Regs.QEPCTL.bit.IEI 0; // 索引信号初始化位置计数器到QPOSINIT此处为0 EQep1Regs.QPOSINIT 0; // 设置初始化值为0 // 5. 使能eQEP模块 EQep1Regs.QEPCTL.bit.FREE_SOFT 2; // 仿真挂起时继续运行 EQep1Regs.QEPCTL.bit.PCRM 0; // 位置计数器在索引事件时复位其他情况自由运行 EQep1Regs.QEPCTL.bit.QPEN 1; // 使能eQEP模块 }3.3 速度测量策略单位定时器UTIME与捕获单元QCAP的抉择eQEP提供了两种主流的测速方法对应不同的速度范围这也是手册中公式(1)和(2)的硬件实现。基于固定时间的速度测量M法对应公式1原理在一个固定的采样周期T由单位定时器UTIME设定内读取位置计数器QPOSCNT的变化量 ΔX。速度 v ΔX / T。优点高速时精度高计算简单。缺点低速时一个采样周期内位置变化可能小于1个LSB导致速度测量为0分辨率差。实现配置单位定时器周期寄存器QUPRD例如对应1ms使能单位超时中断QEPCTL[UTE]1。在中断服务程序中读取QPOSLAT位置锁存值在超时时刻自动锁存并与上一次的值做差计算速度。基于固定位置增量的速度测量T法对应公式2原理记录位置变化固定增量ΔX通常为1个或几个编码器脉冲所花费的时间ΔT。速度 v ΔX / ΔT。优点低速时精度高尤其在极低速下仍能保持有效测量。缺点高速时ΔT非常小对定时器的分辨率要求极高测量误差大。实现使用eQEP的正交边沿捕获单元QCAP。该单元可以配置在QEPA的上升沿/下降沿、QEPB的上升沿/下降沿或索引信号边沿捕获单位定时器QCTMR的值到QCTMRLAT并产生中断。通过计算连续两次捕获的定时器值之差得到ΔT。混合测速策略配置高性能伺服驱动器通常采用混合策略低速时用T法高速时用M法中间速度段进行平滑切换。void ConfigureeQEP_SpeedMeasurement(void) { // --- 配置单位定时器用于M法高速测量 --- // 假设系统时钟150MHz希望速度更新率为1kHz (1ms) Uint32 sysclk_freq 150000000; // 150 MHz Uint32 speed_update_rate_hz 1000; EQep1Regs.QUPRD sysclk_freq / speed_update_rate_hz; // 设置单位定时器周期 EQep1Regs.QEPCTL.bit.UTE 1; // 使能单位定时器 EQep1Regs.QEINT.bit.UTO 1; // 使能单位超时中断 // --- 配置捕获单元用于T法低速测量 --- EQep1Regs.QCAPCTL.bit.CEN 1; // 使能捕获单元 EQep1Regs.QCAPCTL.bit.CCPS 6; // 捕获时钟分频例如/64降低捕获时钟频率以测量更长时间 EQep1Regs.QCAPCTL.bit.UPPS 5; // 每第几个事件捕获一次例如每4个事件1个脉冲捕获一次。 // UPPS5 表示每 2^5 32 个QCLK事件捕获一次。对于4倍频相当于8个编码器脉冲。 EQep1Regs.QEINT.bit.PCE 1; // 使能位置比较中断可用于辅助 // 注意捕获事件本身也会置位标志位可在中断中处理。 // 在中断服务程序或主循环中根据当前估算的速度值动态选择使用M法还是T法的计算结果。 // 通常设置一个速度阈值低于阈值使用T法结果高于阈值使用M法结果中间区域进行加权融合。 }4. 电机控制应用整合从寄存器到FOC算法理解了eHRPWM和eQEP的寄存器级操作后我们将其整合到一个典型的永磁同步电机PMSM磁场定向控制FOC系统中。4.1 系统级配置流程系统时钟与引脚复用配置首先初始化DSP的系统时钟并将对应的GPIO引脚配置为ePWM和eQEP功能模式。例如将GPIO0/1配置为EPWM1A/BGPIO20/21配置为EQEP1A/B。eQEP初始化配置为正交计数模式使能输入滤波。根据编码器线数设置QPOSMAX可选便于计算圈数。配置索引信号处理实现上电或每圈的绝对位置寻零。配置单位定时器和捕获单元为速度环和位置环提供反馈。eHRPWM初始化配置时基模块设置计数模式通常为递增-递减以产生对称PWM设置周期寄存器TBPRD以确定PWM开关频率如20kHz。配置比较模块初始化CMPA和CMPB寄存器它们将由FOC算法中的SVPWM模块实时更新以控制电压矢量。配置动作限定模块设置AQCTLA/B定义CMPA/CMPB匹配时以及周期/零点时的输出动作以生成中心对齐的PWM波形。配置死区模块根据所选用功率管的开通/关断延迟时间设置上升沿和下降沿延迟防止上下管直通。关键步骤配置事件触发模块将ETSEL.INTSEL设置为CTR CMPA on up-count或down-count用于在PWM波形的中心点下管导通中点触发ADC采样相电流。同时配置ETPS.INTPRD可能设置为每两个PWM周期触发一次ADC以降低CPU负载。配置错误联防模块将过流比较器的输出连接到TZ引脚并配置为CBC和OST模式动作设为高阻态或强制低。ADC模块配置将ADC的SOCStart-of-Conversion触发源设置为对应的ePWM事件如EPWM1_SOCA。配置ADC采样通道对应电流采样运放的输出。使能ADC转换完成中断在中断中读取电流采样值。4.2 中断服务程序ISR中的协同工作整个FOC算法的实时性依赖于精准的中断调度。一个典型的安排是ADC转换完成中断高优先级在PWM中心点被触发。在此ISR中读取ADC结果Ia, Ib。执行Clarke变换、Park变换。运行电流环PI调节器生成Vq, Vd电压指令。执行反Park变换、SVPWM生成计算出新的CMPA和CMPB值。将新的CMPA/B值写入eHRPWM的CMPAHR:CMPA和CMPB影子寄存器。注意必须使用影子寄存器以确保在PWM周期安全点如零点统一更新避免PWM波形出现毛刺。可选读取eQEP位置计数器QPOSCNT计算速度和位置更新速度环和位置环如果放在此中断中。eQEP单位超时中断较低优先级在固定的速度更新周期如1ms触发。在此ISR中读取锁存的位置值QPOSLAT。与上一次值做差计算ΔX结合已知的周期T使用M法计算高速速度。或者检查捕获单元标志使用T法计算低速速度。运行速度环PI调节器输出电流环的q轴参考值转矩指令。ePWM错误联防中断最高优先级当TZ引脚触发时立即响应。在此ISR中立即关闭所有PWM输出通常硬件已自动完成。记录故障类型读取TZFLG。执行系统安全序列如断开主接触器。清除故障标志TZCLR但不要立即恢复运行等待人工或上级系统确认。4.3 常见问题排查与调试技巧PWM无输出或波形异常检查时钟和引脚复用确认系统时钟已配置且GPIO MUX寄存器已正确设置为ePWM模式。检查时基模式确认TBCTL.CTRMODE不是“停止”模式。检查动作限定器确认AQCTLA/B已正确配置在零点、周期点或比较匹配点有明确的置高/拉低动作。使用强制输出调试在初始化时可以暂时配置AQCTL让PWM输出固定占空比的波形验证硬件通路是否正常。eQEP位置计数不准确或方向错误检查信号质量使用示波器观察QEPA和QEPB信号确保是标准的90度相位差方波没有过冲或毛刺。必要时调整输入限定器QDECCTL中的滤波器设置。检查计数模式确认QDECCTL.QSRC设置正确。如果方向相反尝试设置SWAP位。索引信号问题如果依赖索引信号复位检查索引信号是否稳定以及QEPCTL中索引边沿和复位模式的配置。ADC采样时刻不准确认ET事件源确保ETSEL.INTSEL选择的事件如CMPA up与你期望的PWM时刻下管中点对齐。在对称PWM模式下CMPA的值应在0到TBPRD之间变化其中点TBPRD/2对应PWM中心。检查影子寄存器加载点确保CMPCTL[LOADMODE]的配置与你的算法更新CMPA的时机匹配。通常配置为在CTRPRD周期点时加载这样在整个PWM周期内占空比保持不变。错误联防误触发或不触发确认TZ引脚电平在正常情况下TZ引脚应为高电平假设低电平有效。测量引脚电压排除硬件干扰。检查TZSEL配置确认你使用的TZ引脚已被使能并选择了正确的触发模式OST/CBC。软件强制测试在调试阶段可以主动写TZFRC寄存器模拟故障测试你的保护逻辑和中断服务程序是否正确响应。寄存器配置是嵌入式电机控制的基石它要求工程师既要有对硬件时序的深刻理解也要有对系统软件架构的全局观。通过精细配置eHRPWM和eQEP的每一个相关寄存器我们才能构建出响应迅速、运行稳定、安全可靠的运动控制系统。这份工作虽然充满了细节但当你看到电机按照代码的意志精准旋转、平加减速时那种对系统底层完全掌控的成就感是无可替代的。希望这篇结合手册与实战的解析能帮助你少走弯路更自信地驾驭这些强大的硬件模块。