Bandgap电路设计实战：如何用SMIC 0.18μm工艺实现超低噪声性能（含完整仿真数据）

Bandgap电路设计实战如何用SMIC 0.18μm工艺实现超低噪声性能含完整仿真数据在模拟集成电路设计的工具箱里带隙基准Bandgap电路扮演着“定海神针”般的角色。它生成的电压或电流是后续所有信号链路的“尺子”。对于追求极致性能的系统比如高精度ADC、低噪声放大器或者精密传感器接口这把“尺子”自身的精度和稳定性直接决定了整个系统的天花板。尤其在SMIC 0.18μm这类成熟工艺节点上虽然器件模型相对稳定但想要榨取出超低噪声的性能远不止是调调电阻比例那么简单。这背后是一场与工艺偏差、版图寄生效应以及器件自身物理噪声的精细博弈。今天我们就抛开教科书上的理想公式深入晶圆厂的一线聊聊在SMIC 0.18μm工艺下如何从架构选择、器件级优化到版图实现一步步将Bandgap的噪声性能压到最低并附上详尽的仿真数据与对比分析为你的下一次流片提供一份可靠的实战指南。1. 噪声源深度剖析从宏观指标到微观物理谈到Bandgap的噪声很多工程师的第一反应是仿真一个.noise分析看看输出噪声谱密度曲线。这没错但如果我们只停留在看一个总积分噪声数值的层面优化就会变得盲目。要系统性地降低噪声必须像外科医生一样精准定位并理解每一个噪声“病灶”。1.1 噪声的频谱特征与关键频段Bandgap的输出噪声通常由低频的1/f噪声闪烁噪声和白噪声热噪声叠加构成。1/f噪声主要来源于MOS管的沟道或双极型晶体管的表面态其功率谱密度与频率成反比热噪声则广泛存在于所有有损元件电阻、晶体管中频谱平坦。对于精密系统我们关心的噪声频段往往从DC或极低频如0.1Hz延伸到系统的信号带宽可能是10kHz或100kHz。因此优化时需要区分对待超低频段10Hz由1/f噪声主导优化策略聚焦于选择低闪烁噪声的器件和增大器件面积。中高频段10Hz由热噪声主导优化策略聚焦于降低阻抗、优化偏置电流。一个常见的误区是只关注宽频带内的积分噪声例如0.1Hz到100kHz的积分噪声电压而忽略了噪声谱的形状。一个在10Hz处有噪声尖峰的电路即使总积分噪声不大也可能对以低频信号为主的系统如生物电信号采集造成灾难性影响。1.2 SMIC 0.18μm工艺下的特有噪声挑战在SMIC 0.18μm工艺中我们主要使用CMOS器件辅以寄生PNP或独立的垂直PNP如果有的话。每种器件都有其噪声特性PMOS/NMOS晶体管作为运放、电流镜的核心其1/f噪声系数KF是模型卡中的关键参数。通常PMOS的1/f噪声比NMOS要低这也是许多低噪声运放输入对管采用PMOS的原因之一。在SMIC 0.18μm工艺中需要查阅模型文档明确KF和AF参数。多晶硅电阻高阻值多晶硅电阻是热噪声的主要贡献者之一。其热噪声电压谱密度为sqrt(4kTR)其中R为阻值。这意味着单纯为了降低功耗而增大电阻值会直接导致热噪声的增加。寄生PNPP-substrate在标准CMOS工艺中通常利用PMOS的源/漏区与N阱、P衬底构成纵向PNP。这种器件的电流增益β较低基区电阻较大会引入额外的热噪声。其1/f噪声也不容忽视。电源与衬底噪声耦合这是一个在仿真中容易被忽略但在实测中极其致命的问题。数字电路的开关噪声会通过共享的电源线和衬底耦合到敏感的模拟Bandgap核心表现为输出上的周期性毛刺或噪声基底抬高。为了更直观地对比不同设计选择对噪声的潜在影响我们可以参考下表设计维度对1/f噪声的影响对热噪声的影响典型取舍与策略核心晶体管尺寸 (W/L)显著降低增大面积可有效降低1/f噪声。影响较小通过gm间接影响。面积与功耗、速度的权衡。低噪声设计往往需要更大的器件。偏置电流大小影响较小。显著影响增大电流可降低MOS管等效噪声电阻但会增大电阻热噪声如果电阻值不变。存在一个最优偏置电流使总噪声最小。需要扫描确定。电阻类型与阻值多晶硅电阻1/f噪声通常可忽略。直接正比噪声电压谱密度正比于sqrt(R)。在满足功耗和面积约束下尽可能使用低阻值电阻。考虑使用温度系数更稳定的高阻多晶硅。运放架构运放输入对管的1/f噪声会直接叠加到输出。运放的等效输入噪声电压/电流是关键。选择PMOS输入对、采用斩波Chopper或自动归零Auto-zero技术来抑制1/f噪声。版图对称性不直接影响但失配会导致偶次谐波可能转化为低频噪声。不直接影响。严格的共质心布局、dummy器件降低失配引起的直流误差和温漂间接提升噪声性能的稳定性。提示在SMIC 0.18μm PDK中仔细阅读模型文档关于噪声模型的说明。特别是noise level参数和1/f噪声系数它们可能因不同工艺角TT, SS, FF而有微小变化需要在仿真中覆盖。2. 低噪声Bandgap架构选择与电路级优化有了对噪声源的清晰认识我们就可以在电路设计层面进行有针对性的优化。经典的Brokaw Cell电压模结构是起点但绝非终点。2.1 架构演进从电压模到电流模与噪声考量经典电压模Bandgap结构简洁但运放的噪声和失调电压会直接乘以一个增益通常与电阻比例有关出现在输出端。运放的1/f噪声是主要的低频噪声来源。// 这是一个概念性的描述并非实际网表 // 输出电压 Vbg Vbe (R2/R1)*VT*ln(N) // 运放噪声Vn_opamp 到输出的增益约为 (1 R2/R1)因此优化重点在于设计一个超低噪声、低失调的运放。电流模Bandgap通过产生一个与绝对温度成正比PTAT的电流和一个与Vbe成反比的电流在电流域求和后再通过一个电阻产生电压。这种结构有时能提供更好的电源抑制比PSRR并且运放噪声的传递函数可能有所不同。但需要仔细分析电流镜的噪声贡献它们现在被直接注入到了输出支路。采用噪声整形技术对于追求极致低频噪声的应用可以考虑在Bandgap内部或后级引入斩波稳定技术。其基本原理是通过调制将低频的1/f噪声和失调搬移到高频然后通过滤波去除。这能显著改善低频噪声但会增加电路复杂度和时钟馈通/电荷注入等新问题。2.2 运放设计噪声性能的第一道关卡Bandgap内部的运放其噪声预算往往决定了整个基准源的低频噪声基底。设计要点如下输入对管选择PMOS如前所述利用PMOS更低的1/f噪声。同时PMOS的背栅效应体效应在N阱工艺中可以通过将源、漏、体都接至最高电位来消除有利于提高增益和线性度。增大输入对管面积这是降低1/f噪声最直接有效的方法。面积增大闪烁噪声的幅值按1/sqrt(W*L)减小。但需要平衡栅电容增大导致的带宽下降。优化偏置电流对于给定的输入对管尺寸gm已定存在一个使等效输入热噪声最小的最优偏置电流。可以通过扫描来确定。采用两级运放与米勒补偿在SMIC 0.18μm下增益要求高通常需要两级结构。米勒补偿电容的选择会影响噪声。补偿电容本身不产生噪声但它影响主极点和带宽从而影响积分噪声的频率上限。设计时需确保单位增益带宽足够以稳定反馈环路但也不宜过高以免引入过多高频热噪声。下面是一个简化的低噪声运放设计思路片段用于Bandgap内部* 低噪声运放子电路示例概念性 .subckt low_noise_opamp vdd vss vinn vinp out * 第一级PMOS输入对共源共栅负载提高增益 M1 net1 vinn net3 vdd pmos w20u l0.5u * 大尺寸降低1/f噪声 M2 net2 vinp net3 vdd pmos w20u l0.5u * 严格对称 M3 net1 net1 vss vss nmos w5u l0.5u M4 net2 net1 vss vss nmos w5u l0.5u Ibias net3 vdd ... * 精心设计的偏置电路噪声要低 * 第二级共源级 M5 out net2 vss vss nmos w50u l0.35u * 米勒补偿 Cc net2 out 2p Rc net2 out 10k * 可能添加调零电阻 ... .ends2.3 核心器件参数扫描与折衷确定了架构和运放方向后就需要对Bandgap核心参数进行扫描优化这是一个多维度的折衷过程。PNP发射极面积比 (N)这个比值决定了PTAT电压的幅度。N越大ΔVbe越大所需的电阻比例R2/R1可以减小有助于降低电阻热噪声。但N过大会增加PNP的失配和面积。在SMIC 0.18μm中常用的面积比是8或24。偏置电流 (Iptat)需要扫描。电流太小热噪声可能占主导gm小电流太大功耗增加电阻热噪声也可能增大如果为产生Vref而固定了电阻值。通常会在几个微安的范围内寻找噪声最低点。电阻R1, R2的绝对值在确定了比例 (R2/R1 ≈ ln(N)*VT/Vbe) 后需要确定它们的绝对值。阻值高功耗低但热噪声大且对寄生电容更敏感。阻值低则相反。一个实用的方法是先根据功耗预算确定总电流再根据Vref目标电压和电流计算总电阻最后拆分出R1和R2。注意所有的扫描都应在工艺角Corner和温度范围如-40°C到125°C内进行。在TT典型角下噪声最优的设计在SS慢速或FF快速角下可能性能退化严重必须保证在所有角落都能满足噪声指标。3. 仿真验证从DC到Noise的完整流程与数据分析理论分析和电路优化最终要靠仿真来验证。一个严谨的低噪声Bandgap设计需要一套完整的仿真套件。3.1 基础特性仿真确保工作点正确在跑噪声仿真之前必须确保电路在所有条件下功能正常、工作点合理。直流工作点检查在典型工艺角、室温下检查所有晶体管是否工作在饱和区MOS或正向放大区BJT运放输入共模电平是否在其允许范围内。温度系数仿真进行温度扫描如-40°C到125°C步长10°C。记录输出电压Vref计算温度系数TC。我们的目标是在优化噪声的同时不显著牺牲TC。一个典型的SMIC 0.18μm Bandgap经过良好补偿TC可以达到10-20 ppm/°C量级。# 在Cadence Spectre或类似仿真器中的温度扫描设置示例 analysis dc temp sweep -40 125 10电源抑制比仿真进行交流小信号分析在电源电压上叠加一个AC小信号如1V幅度直接查看输出端相对于该电源的增益取其倒数并转换为dB即为PSRR。需要仿真从低频到高频如10Hz到10MHz的PSRR曲线。瞬态启动仿真验证启动电路能否在各种初始条件下将Bandgap拉出简并点并观察启动时间。过冲和振铃需要避免。3.2 噪声仿真设置与结果解读这是本次实战的核心。以Cadence仿真环境为例设置噪声分析在输出节点Vref添加一个noise分析。选择正确的输入源通常选择VDD或VSS作为噪声输入参考但更关键的是看输出噪声本身。设置频率扫描范围例如从0.1Hz到100kHz根据应用需求。勾选“保存所有器件的噪声贡献”选项。# 噪声分析设置示例 analysis noise start0.1 stop100k dec10运行与查看仿真完成后可以绘制输出噪声谱密度曲线noisevsfreq。重点关注两个区域低频段的1/f噪声拐点频率flicker noise corner以及中高频段的噪声基底。积分噪声计算仿真器通常可以直接计算指定频带内的积分噪声。例如计算0.1Hz到10Hz的积分噪声常用于衡量超低频噪声以及0.1Hz到100kHz的宽带积分噪声。# 在结果浏览器中可以通过计算器函数积分 noise_integrated sqrt(integrate(noise_freq_squared, 0.1, 100k))噪声贡献度分析这是最关键的一步。利用仿真器提供的“器件噪声贡献度”功能列出对总输出噪声贡献最大的前10个器件。你会惊讶地发现主要的噪声贡献者可能不是运放输入对管而是某个偏置电流镜、或者某个大阻值的电阻、甚至是提供Vbe的PNP晶体管。这个列表直接指明了下一步优化的方向。3.3 仿真数据实例与对比假设我们设计了两个版本的BandgapVersion A: 基础优化 Version B: 深度低噪声优化在TT工艺角、27°C下仿真得到如下对比数据性能指标Version A (基础设计)Version B (深度优化)优化手段输出基准电压1.205 V1.202 V微调电阻比例温度系数 (TC)25 ppm/°C18 ppm/°C高阶曲率补偿PSRR 100Hz-85 dB-92 dB改进运放结构增加电源滤波0.1-10Hz积分噪声15 μVrms5 μVrms增大输入对管面积优化偏置0.1-100kHz积分噪声120 μVrms65 μVrms降低关键电阻阻值优化电流镜静态电流12 μA18 μA为降低噪声适当增加了功耗核心面积1x约1.5x增大晶体管和电阻面积从数据可以看出Version B通过一系列针对性优化在牺牲了约50%的功耗和50%的面积后将超低频噪声降低了3倍宽带噪声降低了近2倍同时TC和PSRR也有改善。这个折衷是否值得完全取决于目标系统的需求。4. 版图设计与后仿真从原理图到硅片的最后一公里即使原理图仿真结果完美糟糕的版图设计也会让所有低噪声努力付诸东流。在SMIC 0.18μm工艺中版图需要遵循以下黄金法则4.1 对称性与匹配性布局核心PNP对必须采用共质心Common Centroid结构。例如对于8:1的面积比不要简单地将8个小单元排成一排而应采用4x2或2x4的矩阵并将大单元或多个小单元的集合置于中心周围环绕小单元以抵消工艺梯度的影响。关键电阻R1, R2同样使用共质心或交叉耦合Interdigitated布局。使用同一类型的电阻材料如高阻多晶硅并保持相同的走向Orientation以匹配温度系数和工艺变化。运放输入对管严格对称布局添加dummy晶体管在两侧确保光刻和刻蚀环境一致。4.2 噪声隔离与屏蔽Guard Ring用N阱环和P衬底接触环将敏感的Bandgap核心电路尤其是运放输入级和PNP对双重包围。N阱环接至干净的模拟电源AVDDP环接至模拟地AVSS。这能有效隔离来自衬底的噪声注入。独立的电源与地线为Bandgap模块提供独立的、线宽足够的电源AVDD和地AVSS走线切勿与数字模块或其他大电流模拟模块共享。在芯片顶层这些线应直接连接到对应的Pad。去耦电容在AVDD和AVSS之间尽可能靠近Bandgap电路放置足够大的MOS电容或MIM电容。这为高频噪声提供了低阻抗回流路径。4.3 寄生参数提取与后仿真完成版图后必须进行寄生参数提取PEX和后仿真这是验证设计能否成功流片的必经之路。提取选项选择提取寄生电阻R和寄生电容C。对于高性能模拟电路建议提取到CC耦合电容级别以获得更准确的耦合噪声分析。后仿真内容重新运行所有前仿项目DC工作点、温度扫描、PSRR、噪声分析。比较前仿与后仿结果的差异。重点关注噪声寄生电阻特别是长走线会引入额外的热噪声。寄生电容可能会改变运放的频率响应和稳定性间接影响噪声性能。后仿真的噪声数据才是更接近实际芯片的表现。蒙特卡洛分析在提取了寄生参数的后仿网表上进行蒙特卡洛Monte Carlo分析评估工艺波动和失配对输出电压、噪声的影响。这能给出一个性能的统计分布比如“99.7%的芯片其0.1-10Hz噪声小于8 μVrms”。在实际项目中我曾遇到一个案例前仿真显示噪声完全达标但后仿真噪声在低频段抬高了近50%。经过排查发现是运放输入对管到差分输入端的金属走线过长且靠近数字电源线提取的寄生电容引入了耦合噪声。通过重新布局缩短走线并增加屏蔽问题得以解决。低噪声Bandgap的设计是一个从系统指标出发贯穿架构选择、电路优化、仿真验证和版图实现的系统工程。在SMIC 0.18μm这样的成熟工艺上通过精细化的设计和充分的仿真验证完全能够实现超越常规水平的噪声性能。关键在于不要满足于得到一个能工作的电路而要持续追问主要的噪声贡献来自哪里版图会如何影响它在工艺波动下它是否依然可靠把这些问题的答案都落实在设计和仿真中你的Bandgap才能真正成为系统中那颗安静而稳定的“心脏”。