SerialTek作为PCI SIG官方批准的PCIe 5.0 CTS供应商如果国内有朋友下个月去台湾参加春节前的PCI SIG compliance workshop只要通过SerialTek 协议层CTS测试外加其它物理层测试即可加入PCIe integrators list。PCI-SIG Compliance Workshop #138February 10, 2026 – February 13, 2026Taipei Marriott HotelTaipei, Taiwan我们今天重点讲讲PCI SIG在PCIe 6.0协议的兼容性测试的进展情况以及如何使用SerialTek针对PCIe 6.0进行CTS验证和测试。注意获得PCI SIG CTS测试通过只是你的芯片或者产品的一个最低要求获得认证和测试并不意味着你的芯片没有问题也不意味着你的产品可以大卖。下面是基于我们今天的高清视频的整理形成的PCIe 6.0 CTS 兼容性测试演示文字总结。我已尽量将原本较为口语化、线性的视频内容重构了一下突出测试目的、测试架构、操作流程、CTS背景与工程价值。感兴趣的朋友可以观看并提出建议。【高清视频】当前PCIe 6.0协议兼容性测试CTS进展及SerialTek CTS高清演示PCIe 6.0 CTS 兼容性测试演示文字总结——基于 SerialTek PCIe 6.0 Analyzer / Exerciser 的实测说明一、演示目的与测试背景本次视频演示的核心目标是展示如何使用 SerialTek 的 PCIe 6.0 协议分析仪 / 训练器Analyzer / Exerciser对 PCIe 6.0 Endpoint 设备进行协议层 CTS兼容性测试。测试对象选用的是NVIDIA CX8 800G 网卡PCIe 6.0接口该演示不仅关注“如何操作”更重要的是解释PCIe 6.0 CTS 当前所处的阶段为什么 CTS 在 PCIe 6.0 时代显得尤为关键协议层 CTS 与物理层 CTS 的本质区别二、整体测试架构与硬件拓扑1. 测试角色划分在本测试环境中各组件角色如下SerialTek PCIe 6.0 Analyzer / Exerciser模拟CPU / Root ComplexRCHost Smart FixtureHSF作为“等效主板 / 插槽”用于承载 DUTDUT被测设备NVIDIA CX8 PCIe 6.0 Endpoint 网卡整体架构可以理解为“用协议训练器 治具搭建一个不依赖真实服务器主板的 PCIe 6.0 主机环境。”2. 信号与接口连接方式高速数据通道D0、D1对应 PCIe Gen6 俩街道测试治具的下行链路通过QSFP-QDD 高速线缆连接Sideband 信号采用MCIO 接口用于管理与编程信号相较 PCIe 5.0 的 OCuLink更统一这种连接方式体现了 PCIe 6.0 时代在硬件接口上的明显演进。三、SerialTek Kodiak 平台与设备特性1. Kodiak 架构说明SerialTek 的Kodiak 平台是其新一代统一架构覆盖PCIe 4.0 / 5.0 / 6.0PCIe / CXL / NVMe 协议Analyzer分析 Exerciser训练二合一设备支持64 GT/sPCIe 6.0FLIT Mode256 GB/s 级别多代速率与多 Lane Width 动态切换2. 硬件与系统设计特点前面板集成触摸屏通过Web UI访问无需 Windows 客户端软件内置启动 SSD独立 NVMe Trace 存储盘用于抓包与保存测试数据这种设计显著提升了实验室部署与远程协作的效率。四、软件架构与操作模式切换1. Analyzer 与 Tester 模式设备支持两种核心工作模式Analyzer多链路并行抓包如 x16 CaptureTesterExerciser主动模拟 RC 或 EP执行自动化 CTS / 协议行为测试在本演示中系统被切换至Tester Mode Exerciser)模拟Root Complex对 Endpoint 发起交互2. Web 界面主要功能区Home设备状态、序列号、链路连接概览Tester链路训练、速率/宽度配置ToolsAction / Action Sequence自动生成 Python API 脚本Tracer在线抓包、解码、保存 Trace五、PCIe 6.0 链路训练与基本交互流程1. 上电前后的行为差异DUT 未上电时RC 持续发送 Training 序列无有效响应DUT 上电后快速完成协商进入L0协商到Gen6 / FLIT Mode2. 可配置参数示例Link SpeedGen1 Gen6Link Widthx1 / x2 / x4 / x8 / x16RC / EP 角色切换ECRC、FLIT、Sideband 行为六、CTS兼容性测试执行机制1. CTS Runner 自动化测试CTS 测试通过Runner执行特点包括覆盖 PCIe Gen3 Gen6 CTS测试用例PCIe 6.0 当前处于Pre-FYIPreliminary For Your Information阶段单次测试可包含数百个测试用例测试结果分类PassFailSkip设备不支持2. 结果分析与问题定位每个Case包括 Failed Case 都有详细 Logger对应规范条款工程师可据此修改固件调整设计重新回归测试七、PCIe 6.0 CTS 的行业现状与挑战1. 规范成熟度PCIe 6.0 Spec 于2022 年初发布截至 2026 年初CTS 1.0 尚未正式发布已进行4 次 Pre-FYI Workshop 具体参见我们本文底部的PCIe测似乎白皮书第一章节介绍这意味着当前市面上已经发布的 PCIe 6.0 设备并不一定能够“全项 CTS 通过”。2. PAM4 带来的本质变化PCIe 6.0 首次在 PCIe 中引入PAM4相比 PCIe 5.0信号完整性要求显著提高协议训练、纠错、状态机更复杂这也是 CTS 在 PCIe 6.0 时代显得异常关键的根本原因。八、CTS 术语的澄清非常关键1. CTS 的两种含义场景CTS 含义PCI-SIG 官方Compliance TestSpecification测试工具软件Compliance TestSuite2. 协议层 vs 物理层 CTS物理层 CTS示波器 BERT测 TX / RX 信号质量协议层 CTSExerciser CTS 软件测状态机、训练流程、TLP/FLIT 行为本视频演示的是协议层 CTS。九、总结本次演示的工程价值通过本次 PCIe 6.0 CTS 演示可以清晰看到PCIe 6.0 已进入工程验证与互操作阶段CTS 不再是“形式测试”而是设计收敛的核心工具Exerciser 自动化 CTS是GPUAI 加速卡高速网卡高端 SSD 在 PCIe 6.0 时代不可或缺的验证手段