CMOS工艺下Sub-1V带隙基准电路设计实战从温度系数到PSRR优化全解析在模拟与混合信号集成电路的版图上一个稳定、精确的电压基准就如同航海中的北极星为整个系统提供着不可或缺的参照。随着工艺节点不断演进核心供电电压持续下探至1V甚至更低传统的带隙基准电压源设计遭遇了前所未有的挑战。如何在Sub-1V的苛刻条件下依然能“无中生有”地产生一个与温度和电源变化几乎无关的“理想”电压成为了每一位模拟IC工程师必须攻克的堡垒。这不仅关乎一个模块的性能更直接决定了ADC、DAC、LDO乃至整个SoC的精度与可靠性。本文将抛开教科书式的理论推导直接从工程实践的角度切入手把手拆解在CMOS工艺中构建Sub-1V带隙基准的全过程。我们会深入温度系数的微观世界剖析反馈环路的稳定奥秘并聚焦于提升电源抑制比的实际技巧目标是让你读完就能在仿真器中搭出属于自己的、鲁棒性更强的低电压基准核心。1. 温度系数从理论到工艺现实的鸿沟几乎所有教科书都会告诉你带隙基准的核心思想是利用一个具有负温度系数的PN结电压与一个具有正温度系数的热电压进行加权求和从而在理论上实现零温度系数。这个公式简洁优美Vref VBE K * VT。然而当你真正打开Cadence或Hspice在纳米级CMOS工艺库下开始仿真时会发现理想与现实的差距远比想象中大。首先双极型晶体管在标准CMOS工艺中并非主角我们通常使用寄生BJT例如将NMOS的源/漏区与N阱/P衬底构成纵向PNP管。这种寄生结构的性能与理想分立BJT相去甚远其饱和电流、电流增益等参数对工艺偏差极其敏感。更关键的是VBE的温度特性本身并非完美的线性负斜率。其表达式为VBE(T) VG0 - (VG0 - VBE0) * (T/T0) - (η - α) * (kT/q) * ln(T/T0)其中VG0是外推至0K的带隙电压η是与工艺和电流密度相关的因子α是电流温度指数。这个公式揭示了一个残酷的事实VBE的温度系数本身是温度的函数。这意味着我们追求的“零温度系数”实际上只能在一个特定的温度点通常是T0如300K实现在其他温度下基准电压依然会呈现弯曲即所谓的曲率。注意在深亚微米工艺下由于阱和衬底掺杂浓度的变化寄生BJT的η值可能偏离经典理论值这需要通过仔细的工艺角仿真来评估。为了直观对比不同补偿方法的效果我们可以看下面这个简表补偿方法原理简述优点缺点/挑战一阶线性补偿使用与绝对温度成正比PTAT的电压K*VT抵消VBE的线性部分。结构简单易于实现。无法校正VBE的非线性曲率温度范围宽时误差大。高阶曲率补偿引入与温度平方、对数等相关的项抵消VBE的高阶非线性。能在宽温范围内实现极低的温度系数。电路复杂度显著增加可能引入稳定性问题对器件匹配要求极高。分段温度补偿在不同温度区间采用不同的补偿系数或电路结构。理论上可以实现任意精度的补偿。需要温度传感器和切换逻辑系统复杂可能存在切换毛刺。在实际的Sub-1V设计中我们往往需要在性能、面积和功耗之间做出权衡。对于消费类电子产品一阶补偿配合后期数字修调可能就已足够而对于高精度仪器仪表则必须考虑高阶曲率补偿技术。2. 突破1V壁垒Sub-1V BGR的架构演进标准带隙基准的输出电压约为1.25V这显然无法在1V甚至0.8V的电源电压下直接工作。Sub-1V BGR的设计精髓在于“曲线救国”——我们不再直接产生高于电源电压的基准而是通过巧妙的电路结构生成一个低于VDD的稳定电压。目前主流的低电压带隙架构可以归为以下几类电流模带隙基准这是最主流和成熟的方案。其核心思想是产生一个与绝对温度成正比PTAT的电流和一个与温度无关的恒定电流然后将这两个电流相加流过一个电阻从而在电阻上产生一个低于VDD的基准电压例如0.6V或0.8V。这种架构的PSRR通常较好但需要精心设计启动电路和偏置点。电压模带隙基准采用低压技术通过使用阈值电压较低的器件如Native NMOS或利用栅源电压叠加等技术直接操作VBE电压。这类设计有时能获得更简洁的环路但对工艺依赖性较强。基于亚阈值MOSFET的基准利用MOS管在亚阈值区工作时其栅源电压VGS具有类似VBE的负温度系数特性与PTAT电压结合。这种方案非常适合超低电压和超低功耗场景但噪声较大对失配更敏感。让我们聚焦于最常用的电流模架构并看一个高度简化的核心原理图描述。假设我们通过一个自偏置的β倍增器或称为PTAT电流源产生一个PTAT电流I_PTAT同时通过一个与VBE相关的支路产生一个互补温度系数的电流I_CTAT。在理想匹配下总电流I_ref I_PTAT I_CTAT与温度无关。将此电流镜像到一个电阻R上即可得到Vref I_ref * R。通过选择R的值我们可以方便地将Vref设置在Sub-1V的任意目标值。// 这是一个用于描述电流模BGR行为的Verilog-A行为级模型片段有助于理解原理 include “constants.vams” include “disciplines.vams” module bg_ref_core (vref, vdd, gnd); electrical vref, vdd, gnd; parameter real r 100k; // 输出电阻 parameter real i_ptat_coeff 10n; // PTAT电流系数 (A/K) parameter real i_ctat0 100n; // 在T0时的CTAT电流 real i_ptat, i_ctat, i_total, temp; analog begin temp $temperature 273.15; // 获取绝对温度 i_ptat i_ptat_coeff * (temp - 300); // 简化的PTAT电流 i_ctat i_ctat0 * (1 - 0.0033*(temp-300)); // 简化的CTAT电流-3.3mV/K近似 i_total i_ptat i_ctat; V(vref, gnd) i_total * r; // 产生基准电压 end endmodule这个模型忽略了运放失调、电阻温度系数等非理想因素但它清晰地揭示了电流模BGR如何通过电流的加和来实现电压的生成与缩放。在实际电路中I_PTAT通常通过两个工作在不同电流密度下的BJT的ΔVBE来产生而I_CTAT则来自其中一个BJT的VBE。3. 反馈回路的暗战稳定性的生死线任何一个包含运算放大器的带隙基准核心都是一个闭环反馈系统。而在这个系统中往往不止一个反馈环路。最常见的结构是一个主负反馈环路用于稳定工作点同时潜藏着一个可能引发锁死Latch-up的正反馈环路。理解并驯服这两个环路是设计成功的关键。想象一个典型的带隙核心一个运放其两个输入端分别接在两个电阻分压节点上这两个节点的电压与BJT的VBE和电阻压降有关。运放的输出控制着给BJT和电阻供电的MOSFET栅极。这个主环路是负反馈它迫使运放两个输入端电压相等从而建立起精确的电流和电压关系。然而在电源上电的瞬间所有节点电压都为0这个负反馈环路是“断开”的。电路可能停留在另一个稳定的零电流状态简并点。这就是为什么启动电路不可或缺。一个简单的启动电路可以在上电时向关键节点注入一个小的扰动电流将电路“推离”简并点进入正常的工作区域。一旦电路启动启动电路应自动关闭避免影响精度。提示启动电路的设计需要格外小心。注入的电流太小可能无法启动太大则会影响基准精度。通常需要后仿真验证在慢速上电Slow Ramp和工艺角情况下都能可靠启动。更隐秘的危险来自正反馈。在某些架构中电流镜的连接方式可能无意中形成一个局部正反馈环路。例如如果电流镜的复制比例因失配而变得异常可能导致某个支路电流被不断放大而非锁定。这个环路的增益通常小于1电路才能稳定但在某些工艺角或温度下如果环路增益接近或大于1电路就会振荡甚至烧毁。分析稳定性的经典工具是波特图。我们需要在主负反馈环路的开环传输函数中插入断点进行AC仿真。主要关注两个指标相位裕度在增益降为0dB的频率点相位距离-180°还有多少余量。通常要求大于60°以获得良好的瞬态响应。增益裕度在相位达到-180°的频率点增益低于0dB的数值。通常要求小于-10dB。在Sub-1V设计中由于电源电压低放大器的输出摆幅和增益受限这给频率补偿带来了额外挑战。常见的补偿技术包括密勒补偿在运放的高增益级间跨接电容利用密勒效应将主极点推向低频是提升相位裕度的最有效手段之一。调零电阻在密勒电容上串联一个小电阻引入一个左半平面的零点用以抵消第二个极点的影响可以进一步拓宽带宽或改善相位。负载电容在输出端增加电容将输出极点推向低频。但这种方法会降低带宽增加建立时间。4. 失配与噪声精度背后的隐形杀手当电路的核心原理正确环路也稳定之后决定基准最终性能的往往是那些“不理想”的因素器件失配和噪声。在CMOS工艺中由于光刻、掺杂等工序的微小差异两个设计上完全相同的晶体管或电阻其电学参数如Vthβ 电阻值会存在随机偏差这就是失配。在带隙基准中失配的影响是系统性的。例如产生ΔVBE的两个BJT如果面积失配会导致PTAT电流产生误差运放的输入对管失配会产生输入失调电压Vos这个Vos会直接叠加到基准电压上并且其本身也具有温度系数。一个简单的估算对于典型的电流镜失配导致的电流误差可能在1%量级这直接转化为基准的初始误差。为了抑制失配版图设计上必须采用共质心、叉指等匹配布局技术并添加足够的虚拟器件。此外在系统层面可以考虑引入斩波稳定技术。斩波的基本原理是通过调制和解调将运放的失调和低频噪声搬移到高频然后通过低通滤波滤除。下面是一个概念性的斩波运放时序描述调制相位输入信号被一个方波时钟调制使信号频谱搬移到时钟频率附近。放大被调制的信号通过一个有失调和1/f噪声的放大器。解调相位放大后的信号被同一个时钟解调有用的信号被搬移回基带而放大器的失调和1/f噪声则被搬移到时钟频率处。滤波通过一个简单的电容即可滤除高频的噪声分量得到纯净的放大后信号。# 一个简化的Python示例说明斩波如何将直流失调转换为交流信号 import numpy as np import matplotlib.pyplot as plt fs 1e6 # 采样率 t np.arange(0, 0.002, 1/fs) # 2ms时间 f_signal 1e3 # 1kHz有用信号 chopper_freq 100e3 # 100kHz斩波频率 useful_signal 0.1 * np.sin(2*np.pi*f_signal*t) # 小信号 dc_offset 0.05 # 运放失调幅度甚至比信号还大 chopper_wave np.sign(np.sin(2*np.pi*chopper_freq*t)) # 斩波方波 # 信号通过有失调的放大器 amplified_signal (useful_signal dc_offset) # 斩波调制与解调理想情况 modulated amplified_signal * chopper_wave demodulated modulated * chopper_wave # 绘制频谱图观察失调被搬移 fig, (ax1, ax2) plt.subplots(2,1) ax1.magnitude_spectrum(amplified_signal, Fsfs, scaledB) ax1.set_title(放大后信号频谱含失调) ax1.set_xlim([0, 200e3]) ax2.magnitude_spectrum(demodulated, Fsfs, scaledB) ax2.set_title(斩波解调后信号频谱) ax2.set_xlim([0, 200e3]) plt.tight_layout() plt.show() # 运行后可以看到解调后基带处的直流失调分量被极大地抑制了。除了失配噪声决定了基准电压的“纯净度”。噪声主要来源于电阻的热噪声和MOSFET/BJT的闪烁噪声1/f噪声。对于精密基准低频的1/f噪声尤为讨厌。除了斩波技术使用沟道长度较大的PMOS器件作为输入对管因为PMOS的1/f噪声通常比NMOS小以及增大偏置电流和器件面积都是降低噪声的常用方法。当然这需要与面积和功耗进行折衷。5. PSRR优化在嘈杂电源中守护一方净土电源抑制比是衡量基准源抵御电源电压VDD波动能力的指标定义为输出基准电压变化量与电源电压变化量之比的绝对值通常用分贝表示。在真实的芯片环境中数字电路的开关、其他模拟模块的瞬态电流都会在电源网络上产生噪声和纹波。一个高PSRR的基准源能确保其输出的“安静”为后续精密电路提供可靠保障。PSRR的频率特性通常分为低频段和高频段。低频PSRR主要由环路的开环增益决定。根据反馈理论对于单位增益反馈的运放其输出对电源的抑制能力近似为开环增益。因此提高运放的低频开环增益是提升低频PSRR最直接有效的方法。可以采用增益自举、两级或三级运放等结构。然而随着频率升高运放增益下降PSRR也随之恶化。在高频处远超出环路增益带宽电路的PSRR则由输出节点的阻抗特性决定。这时一个简单的旁路电容可能比复杂的运放设计更有效。具体优化策略可以分层进行架构级选择PSRR天生较好的架构。例如有些基准架构将输出节点置于高阻抗的共源级节点其对电源噪声的抑制能力优于低阻抗节点。电路级采用共源共栅电流镜这能极大提高电流源的输出阻抗减少电源噪声通过电流镜耦合到基准核心的路径。设计高增益宽带宽的误差放大器如前所述这是改善低频PSRR的核心。使用电源噪声抑制电路例如为运放本身设计一个由RC滤波或LDO产生的“干净”的局部电源VDD_A使其与嘈杂的全局电源VDD隔离。版图与后仿真级为基准模块提供独立的电源和地引脚这是最有效但成本最高的方法可以物理上隔离数字噪声。在VDD到地之间放置足够大的片上去耦电容用于滤除高频噪声。需要关注电容的类型MOS电容、MIM电容和ESR。仔细进行电源地线的布线采用宽线、低阻抗的走线并避免敏感信号线与电源线平行长距离走线。在实际项目中我习惯在完成基准核心设计后专门进行一项PSRR的AC仿真在VDD上叠加一个1V的AC小信号源扫描频率直接查看输出端Vref的AC响应其幅值dB即为PSRR。我会分别仿真在典型工艺角、不同温度下的情况并确保在目标频率范围内例如从DC到10MHzPSRR都满足系统要求如-60dB 100kHz。6. 实战中的验证与调优从仿真到流片设计一个电路就像养育一个孩子原理图设计只是出生后续的仿真、验证和调优才是漫长的成长过程。对于Sub-1V BGR以下几个方面的仿真至关重要且常常需要迭代进行直流工作点与温度扫描这是基础。在-40°C到125°C的范围内扫描温度观察Vref的变化曲线。计算其温度系数。同时检查所有晶体管是否都工作在饱和区MOSFET或正向放大区BJT避免有器件意外进入线性区或截止区。工艺角仿真在TT典型典型、FF快快、SS慢慢、FS快慢、SF慢快等关键工艺角下重复温度扫描。这是评估电路鲁棒性的核心。你可能会发现在某个极端角下电路无法启动或基准电压偏差巨大。这时就需要回溯修改设计例如调整器件尺寸、增加冗余度。瞬态启动仿真模拟电源VDD从0到额定电压的上电过程观察Vref的建立时间、过冲以及是否会出现振荡。需要测试快速上电和慢速上电两种情形。交流稳定性与PSRR仿真如前所述在多个工艺角和温度下进行环路稳定性分析和PSRR分析。噪声仿真进行.noise分析评估输出基准电压在目标频带内的噪声谱密度和积分噪声。蒙特卡洛仿真这是评估随机失配影响的最直接工具。通常运行数百甚至上千次仿真统计Vref的均值、标准差和分布情况。蒙特卡洛结果会直接告诉你在不进行修调的情况下基准的初始精度能达到什么水平。如果蒙特卡洛结果显示初始精度无法满足要求例如3σ偏差超过±5%那么就需要考虑引入修调机制。修调可以在晶圆测试阶段进行通过熔丝、反熔丝或非易失性存储器来微调基准电路中的某个电阻或电流将其校准到目标值。修调方案的设计需要与测试工程师紧密合作。最后版图是设计意图的物理实现。除了严格的匹配布局和隔离保护添加保护环外对于基准电路要特别注意热梯度的影响。产生ΔVBE的两个BJT应尽可能靠近并采用共质心布局以确保它们处于相同的温度环境。整个基准模块应远离大的功率器件如功率放大器、输出驱动器。流片回来后的测试是最终的审判。测试时除了测量基准电压的绝对值、温度系数、不同电源电压下的变化线性调整率外还可以用频谱分析仪测量其输出噪声用网络分析仪测量其PSRR通过注入电源纹波。将测试数据与仿真结果对比是积累设计经验、修正模型认知的最宝贵途径。每一次测试与仿真的偏差都可能揭示一个你未曾考虑的物理效应或模型短板而这正是模拟设计从入门到精通的必经之路。