参考链接https://plantegg.github.io/2021/08/13/AMD_Zen_CPU%E6%9E%B6%E6%9E%84/https://plantegg.github.io/2021/06/01/CPU%E7%9A%84%E5%88%B6%E9%80%A0%E5%92%8C%E6%A6%82%E5%BF%B5/Zen1 和 Intel 还比较像只是一个CPU会封装多个小的Die来得到多核能力导致NUMA node比较多。AMD 从Zen2开始架构有了比较大的变化Zen2架构改动比较大将IO从Core Die中抽离出来形成一个专门的IO Die这个IO Die可以用上一代的工艺实现来提升成品率降低成本。剩下的core Die 专注在core和cache的实现上同时可以通过最新一代的工艺来提升性能。并且在一个CPU上封装一个 IO Die 8个 core Die这样一块CPU做到像Intel一样就是一个大NUMA但是成本低了很多也许在云计算时代这么搞比较合适。EPYCEPYC 是 AMD 为旗下服务器处理器产品线注册的商标名称。“Enhanced Performance for Your Cloud”其中文名“霄龙”正是这一品牌理念的形象化表达象征着其为云端和数据中心提供强大计算动力的雄心。Zen2 RomeZen3/Milan在Zen3/Milan架构中抛弃了两个CCX组成一个CCD的概念一个CCD直接由8个物理核构成共享整个Die上的32MB L3 cache。再就是可以选择增加 v-cache3D封装更大的L3 cache如下图一个CCD 默认是32M L3但是 v-cache 可以增加一块 64 MB的L3进去TSMC的SOIC封装在一起Zen1 VS Zen2CPU 制造https://plantegg.github.io/2021/06/01/CPU%E7%9A%84%E5%88%B6%E9%80%A0%E5%92%8C%E6%A6%82%E5%BF%B5/https://plantegg.github.io/2021/06/01/CPU%E7%9A%84%E5%88%B6%E9%80%A0%E5%92%8C%E6%A6%82%E5%BF%B5/Wafer晶圆一片大的纯硅圆盘新闻里常说的12寸、30寸晶圆厂说的就是它光刻机在晶圆上蚀刻出电路Die从晶圆上切割下来的CPU(通常一个Die中包含多个core、L3cache、内存接口、GPU等core里面又包含了L1、L2cacheDie的大小可以自由决定得考虑成本和性能, Die做成方形便于切割和测试服务器所用的Intel CPU的Die大小一般是大拇指指甲大小。封装将一个或多个Die封装成一个物理上可以售卖的CPU路就是socket、也就是封装后的物理CPUnode同一个Die下的多个core以及他们对应的内存对应着NUMAAMD在工艺落后Intel的前提下又想要堆核只能采取一个Package封装4个独立Die的做法推出了Zen1 EPYC服务器芯片即不影响良率又可以核心数目好看可谓一举两得。可惜连接四个Die的片外总线终归没有片内通信效率高在好些benchmark中败下阵来。Intel的Pakcage内部是一个Die, Core之间原来是Ring Bus在Skylake后改为Mesh。AMD多Die封装的目的是省钱和增加灵活性AMD每个Zeppelin Die都比Intel的小这对良品率提高很大节约了生产费用。这种胶水核强行将多个die拼一起是没考虑跨die之间的延迟基本上跨die跟intel跨socketnuma时延一样了。