SoC上多个AXI5主设备并发访问的详细策略和代码实现 摘要：在 UVM (Universal Verification Methodology) 验证环境中，模拟多个 AXI5 主设备并发访问是验证复杂 SoC (System on Chip) 设计的重要任务，特别是在验证高性能总线互连、仲裁机制和数据一致性时。AXI5 协议支持多个主设备通过不同的 ID 并发访问共享资源，这要求验证环境能够模拟这种高并发场景，并验证 DUT (Design Under Test) 的行为是否符合预期。以下是如何在 UVM 中模拟多个 AXI5 主设备并发访问的详细策略和代码实现。1. 模拟多个 AXI5 主设备并发访问的策略1.1 问题描述多个主设备并发访问：在 AXI5 总线系统中，多个主设备（如 CPU 核心、GPU、DMA 控制器）可以通过不同的 ID 同时发起读写事务，这些事务可能交错 (Interleaving) 或乱序 (Out-of-Order) 完成。验证目标：功能正确性：验证 DUT 能够正确处理多个主设备的并发事务，确保数据一致性和协议合规性。仲裁与优先级：验证总线仲裁机制是否正确处理多主设备竞争，是否支持 QoS (Quality of Service